手機訪問
數(shù)字信號處理器(DSP)的存儲器管理
DSP的性能受其對存儲器子系統(tǒng)的管理能力的影響。如前所述，MAC和其它一些信號處理功能是DSP器件信號處理的基本能力，快速MAC執(zhí)行能力要求在每個指令周期從存儲器讀取一個指令字和兩個數(shù)據(jù)字。有多種方法實現(xiàn)這種讀取，包括多接口存儲器(允許在每個指令周期內(nèi)對存儲器多次訪問)、分離指令和數(shù)據(jù)存儲器(“哈佛”結構及其派生類)以及指令緩存(允許從緩存讀取指令而不是存儲器，從而將存儲器空閑出來用作數(shù)據(jù)讀取)。圖2和圖3顯示了哈佛存儲器結構與很多微控制器采用的“馮·諾曼”結構的差別。
另外要注意所支持的存儲器空間的大小。許多定點DSP的主要目標市場是嵌入式應用系統(tǒng)，在這種應用中存儲器一般較小，所以這種DSP器件具有小到中等片上存儲器(4K到64K字左右)，備有窄的外部數(shù)據(jù)總線。另外，絕大多數(shù)定點DSP的地址總線小于或等于16位，因而可外接的存儲器空間受到限制。
一些浮點DSP的片上存儲器很小，甚至沒有，但外部數(shù)據(jù)總線寬。例如TI公司的TMS320C30只有6K片上存儲器，外部總線為24位，13位外部地址總線。而ADI的ADSP2-21060具有4Mb的片上存儲器，可以多種方式劃分為程序存儲器和數(shù)據(jù)存儲器。
選擇DSP時，需要根據(jù)具體應用對存儲空間大小以及對外部總線的要求來選擇。
更多相關： AV集成
©版權所有。未經(jīng)許可，不得轉載。
